(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-134651 (P2002-134651A)

(43)公開日 平成14年5月10日(2002.5.10)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
H01L 23/12	501	H01L 23/12	501C
*			501P
B 2 3 K 1/00	3 3 0	B 2 3 K 1/00	330E
// B 2 3 K 101:42		101: 42	

審査請求 有 請求項の数12 OL (全 7 頁)


•	:	1887_163_ [17]	不 有 明本央心数12 OL (主 / 貝)
(21)出願番号	特願2001-38896(P2001-38896)	(71)出願人	500527188
			ユナイテッド テスト センター インコ
(22)出願日	平成13年2月15日(2001.2.15)		ーポレイテッド
			台湾、シンーチュウ、サイエンスーペース
(31) 假先松主張番号	89121162		ド インダストリアル パーク、3、リー
(32) 優先日	平成12年10月11日(2000.10.11)	·	ーシン ロード、ナンバー 2
(33) 假先檔主張国	台灣(TW)	(72)発明者	ジンチュアン パイ
			台湾、タイペイ、サンチュン、チュンチェ
			ン エヌ、ロード、レーン 394、アレイ
		j	<b>6、ナンパー 5、4 エフ.</b>
		(74)代理人	100077665
			弁理士 千葉 刚宏 (外1名)
		· ·	•

### (54) 【発明の名称】 ベースレス半導体装置およびその製造方法

## (57) 【要約】

【課題】全体の厚さと面積を効果的に減少したベースレス半導体装置およびその製造方法を提供する。

【解決手段】電子素子および電子回路を有する半導体チップ10の作用面100に、これらの電子素子および電子回路を外部装置に電気的に接続するために導電部材として接続バンプ11を設け、この作用面100に接続バンプ11が端部110を露出するように第1の樹脂体12の外側表面120が同一の平坦面になるようにする。



#### 【特許請求の範囲】

【請求項1】電子素子および電子回路を布設した作用面と、この作用面反対側にある非作用面を有する半導体チップと、

前記半導体チップの前記作用面に配設されて前記半導体 チップの電子素子および電子回路に電気的に接続され て、前記電子素子および電子回路を外部と電気的に接続 するための複数の導電部材と、

前記半導体チップの作用面に形成され、前記作用面を外部から気密的に隔離すると共に、各導電部材の端部を平坦面にして露出させ、前記導電部材の露出端部の平坦面と同一平面になる平坦な外側表面を有する第1の樹脂体

前記半導体チップの非作用面に形成する第2の樹脂体と を備えたことを特徴とするベースレス半導体装置。

【請求項2】前記第2の樹脂体上に粘設された放熱シートを含むことを特徴とする請求項1に記載のベースレス 半導体装置。

【請求項3】前記導電部材が導電性金属で作製された接続バンプであることを特徴とする請求項1に記載のベースレス半導体装置。

【請求項4】前記導電部材が導電性金属で作製された半田ボールであることを特徴とする請求項1に記載のベースレス半導体装置。

【請求項5】前記第1の樹脂体および第2の樹脂体が樹脂化合物であることを特徴とする請求項1に記載のベースレス半導体装置。

【請求項6】電子素子および電子回路を備えた作用面の 反対側に非作用面を備える半導体チップを複数形成する ウエハーを準備し、

前記複数の半導体チップのそれぞれの前記作用面に前記電子素子および電子回路に電気的に接続される導電部材を複数配設し、

前記半導体チップの作用面を外部から気密に隔離するように被覆し、前記導電部材の端部を平坦面にして露出させ、この導電部材の端部の平坦面と同一平面になる外側表面を有する第1の樹脂体を形成し、

前記半導体チップの非作用面を被覆する第2の樹脂体を 形成し、

第1の樹脂体と第2の樹脂体で被覆された複数の半導体 チップからなるウエハーをダイシング手段で切断して分 割する手順を含むことを特徴とするベースレス半導体装 置の製造方法。

【請求項7】前記導電部材が導電性金属で作製されたコネクティングバンプであることを特徴とする請求項6に記載のベースレス半導体装置の製造方法。

【請求項8】前記導電部材が導電性金属で作製された半田ボールであることを特徴とする請求項6に記載のベースレス半導体装置の製造方法。

【請求項9】前記第1の樹脂体を前記半導体チップの作

用面上に形成した後、前記第1の樹脂体および導電部材に対して平坦化研磨を行うことによって、前記第1の樹脂体の厚さおよび導電部材の高さを低減させることを特徴とする請求項6に記載のベースレス半導体装置の製造方法。

【請求項10】前記第1の樹脂体および導電部材の平坦研磨後、前記半導体チップの非作用面に平坦化研磨を施して、チップの厚さを薄くすることを特徴とする請求項9に記載のベースレス半導体装置の製造方法。

【請求項11】前記第2の樹脂体を半導体チップの非作用面に形成した後、第2の樹脂体に対して平坦化研磨を施すことによって、前記第2の樹脂体の厚さを薄くすることを特徴とする請求項6に記載のベースレス半導体装置の製造方法。

【請求項12】前記ダイシング手段で切断分離後に放熱 シートを前記第2の樹脂体上に粘接することを特徴とす る請求項6に記載のベースレス半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ベースレス半導体 装置に関し、特に、半導体チップをアレー状に配置され た複数の導電部材を介して、外部との電気的接続を行う ようにしたベースレス半導体装置に関する。

[0002]

【従来の技術】従来から、例えば、NB (note book)型パソコン、個人用デジタル助手 (personal digital a ssistants, PDA) 携帯電話機、またはセットトップボックス (set-top box)等の軽量化、小型化の要求に応じて、組立部品の整合技術向上に頼るほか、内装部品の体積、厚さまたは重量の軽減が行われている。従って、電子製品の核心部材である半導体装置における装置自体の高さおよび大きさをより小さくすることは、業界全体の課題となっている。

【0003】現状の半導体装置は、従来のリードフレー ムをチップ載置用基板に設けてなったリードフレームベ ースドパッケージ(leadfrarme based package)からボ ールグリッドアレイ (ball-grid array, BGA) 半導体 装置が開発され、さらにBGA半導体装置からチップス ケールパッケージ(chip-scale package, CSP)にな って、半導体装置の寸法縮減に顕著な成果が得られた。 しかし、このCSP装置においてもなお数多くの問題が 残されている。例えば、CSP装置におけるチップの電 極を、ボンディングワイヤ(bonding wire)でベースと の電気的接続を行う場合、ボンディングワイヤがチップ の周縁から基板へ輻射状に外側へ延在するので、ワイヤ ループ (wire loop) の高さ、および基板への面積を占 めるワイヤのボンディング面積が、当該CSP装置の高 さおよび平面寸法減少の制約要因となり、また、CSP 装置のチップがフリップチップ (flip chip) 技術によ って基板との電気的接続が行われる場合、チップと基板

とを電気的に接続する半田バンプ (solder bump) 自体 にも一定の高さがあり、チップと、基板および基板底部 に植設された半田ボール (solder ball) 等の高さが C SP装置の全体の高さを効果的に低減することの障害と なっている。なお、フリップチップ技術でチップと基板 を電気的に接続するCSP装置は、フリップチップ技術 の実施による封止原価を増加させ、且つ、製造工程が複 雑であり、往々にして理想的な製品歩留りが得られな い。また、従来の技術はチップをマウントするための基 板を使用するので、全体の高さが嵩高になる他に、基板 のコストが加わって、CSP装置の製造原価を効果的に 軽減することができなくなると共に、CSP装置のチッ プと、基板およびチップを被覆する樹脂材の熱膨張係数 (coefficient of thermalexpansion, CTE) の差異 によりCSP装置を封止工程、信頼性テスト或いは使用 時の温度変化のためにチップに顕著な熱応力が発生し、 反り (warpage) または剥離 (delamination) 現象を起 こし、製品の信頼性および使用性に悪影響を与える。 [0004]

【発明が解決しようとする課題】本発明は、前述の問題に鑑みてなされたものであって、全体の厚さと面積を効果的に縮減したベースレス半導体装置を提供することを目的とする。

【0005】本発明の別の目的は、チップ載置基板を不要として製造原価を低減したベースレス半導体装置を提供することである。

【0006】本発明の他の目的は、優異な加工平面図を備え、外部装置との電気接続品質を確保することができるベースレス半導体装置を提供することである。

【0007】本発明のさらに別の目的は、十分な機械強度を備え、反り、または剥離現象の発生を回避することができるベースレス半導体装置を提供することである。 【0008】また、本発明のさらに別の目的は、製造工程を簡略化し、且つ、原価の低いベースレス半導体装置の製造方法を提供することである。

【0009】本発明のさらに別の目的は、ウエハーレベル(wafer level)の電気および機能性テストにより、 封止と検査を同一の工程にて完成することができるベースレス半導体装置の製造方法を提供することである。

## [0010]

【課題を解決するための手段】上記の目的を達成するために、本発明のベースレス半導体装置は、電子素子および電子回路を布設した作用面と、この作用面反対側にある非作用面を有する半導体チップと、前記半導体チップの前記作用面に配設されて前記半導体チップの電子素子および電子回路に電気的に接続されて、前記電子素子および電子回路を外部と電気的に接続するための複数の導電部材と、前記半導体チップの作用面に形成され、前記作用面を外部から気密的に隔離すると共に、各導電部材の端部を平坦面にして露出させ、前記導電部材の露出端

部の平坦面と同一平面になる平坦な外側表面を有する第 1の樹脂体と、前記半導体チップの非作用面に形成する 第2の樹脂体とを備えたことを特徴とする。

【0011】また、前記第2の樹脂体上に粘設された放熱シートを含むことを特徴とする。

【0012】また、前記導電部材が導電性金属で作製された接続バンプであることを特徴とする。

【0013】また、前記導電部材が導電性金属で作製された半田ボールであることを特徴とする。

【0014】また、前記第1の樹脂体および第2の樹脂体が樹脂化合物であることを特徴とする。

【0015】また、本発明によるベースレス半導体装置の製造方法は、電子素子および電子回路を備えた作用面の反対側に非作用面を備える半導体チップを複数形成するウエハーを準備し、前記複数の半導体のそれぞれの前記作用面に前記電子素子および電子回路に電気的に接続される導電部材を複数配設し、前記半導体チップの作用面を外部から気密に隔離するように被覆し、前記導電部材の端部を平坦面にして露出させ、この導電部材の端部の平坦面と同一平面になる外側表面を有する第1の樹脂体を形成し、前記半導体チップの非作用面を被覆する第2の樹脂体を形成し、第1の樹脂体と第2の樹脂体で被覆された複数の半導体チップからなるウエハーをダイシング手段で切断して分割する手順を含むことを特徴とす

【0016】そして、前記の製造方法において、前記導電部材が導電性金属で作製されたコネクティングバンプであることを特徴とする。

【0017】また、前記導電部材が導電性金属で作製された半田ボールであることを特徴とする。

【0018】また、前記第1の樹脂体を前記半導体チップの作用面上に形成した後、前記第1の樹脂体および導電部材に対して平坦化研磨を行うことによって、前記第1の樹脂体の厚さおよび導電部材の高さを低減させることを特徴とする。

【0019】また、前記第1の樹脂体および導電部材の 平坦研磨後、前記半導体チップの非作用面に平坦化研磨 を施して、チップの厚さを薄くすることを特徴とする。

【0020】また、前記第2の樹脂体を半導体チップの 非作用面に形成した後、第2の樹脂体に対して平坦化研 磨を施すことによって、前記第2の樹脂体の厚さを薄く することを特徴とする。

【0021】また、前記ダイシング手段で切断分離後に 放熱シートを前記第2の樹脂体上に粘接することを特徴 とする。

#### [0022]

【発明の実施の形態】図1は、本発明の実施の形態1に おける半導体装置1の断面図である。なお、本実施例の 前記半導体装置1は、シリコンウエハーを複数のエリア に区画して、各エリア毎に1つが形成される。以下、区

画された1つのエリアのウエハー体をチップ10と称す る。1つのチップ10について、本発明の半導体装置1 の構造を説明する。図1に示すように、前記半導体装置 1は、表面である作用面100およびこの作用面100 に対して反対側の面である非作用面101を備えるチッ プ10を含み、前記作用面100上には複数の電子部品 となる素子および電子回路が設けられている。そしてこ れらの電子部品および電子回路を接続するための複数の 導電部材とするボンディングパッドや接続点(図示しな い)を導電性金属で作製された複数の接続バンプ11を 従来の印刷方式で植え付ける。なお、前記接続点は、前 記作用面100上に形成するボンディグパッド、導電ト レース (conductive trace) や接続電極を電気的に接続 した接続端子となる、即ち接続バンプ11をチップ10 の作用面100の接続に植え付けることで、前記チップ 10の各部品や回路が接続バンプ11に電気的に接続さ れ、この接続バンプ11を介して前記チップ10が外部 の装置に電気的に接続されるようになる。なお、前記ボ ンディングパッド或いは、接続パッドおよび接続パンプ 11の形成は、周知の技術である故、その詳細な説明を 省略する。

【0023】次に、前記チップ10の作用面100上 に、周知のエポキシ樹脂等の樹脂化合物で第1の樹脂体 12を形成し、前記第1の樹脂体12によって、チップ 10の作用面100と外部を気密隔離して、外部の湿気 または汚染物がチップ10の作用面100上に侵入する ことを防止する。前記第1の樹脂体12は、前記接続バ ンプ11を被覆し、各接続バンプ11の端部110を第 1の樹脂体12の外側表面120から露出させ、且つ、 各接続バンプ11の端部110と第1の樹脂体12の外 側表面120が同一平面になるように形成する。従っ て、前記半導体装置1は、前記接続パンプ11を介して プリント基板の外部装置(図示なし)の電気的に接続す ることができる。また、これによって、前記第1の樹脂 体12の外側表面120と接続バンプ11の端部110 が確実に平坦度を備える平面を構成し、前記半導体装置 1を周知の表面粘着技術 (SMT) またはリフロー (re flow)技術等で外部装置上に電気的に接続する場合、接 続バンプ11を介して効果的に外部装置上の対応する接 続箇所に連続させることができる。さらに、第1の樹脂 体12の温度膨張係数(CTE)と一般外部装置(プリ ント基板等) の熱膨張係数とに大きな差異がない故、表 面粘着またはリフロー作業にて、半導体装置1と外部装 置とを電気的に接続する場合、熱膨張係数の差異による 影響を大幅に低減することができ、また、前記接続バン プ11の端部110が平坦面を呈する故、検査工程にお けるテスト作業においてテストプローブ(testprobe) を確実に接触させることができるので、試験精度の向上 となる。

【0024】第2の樹脂体13は、チップ10の非作用

面101上に形成され、前記第1の樹脂体12に対向してチップ10をその間に挟持する。このサンドイッチ式の構成によって、チップ10に適当な支持力を与え、如何なる使用条件においても、前記半導体装置1に充分な構成強度を持たせる。また、前記チップ10の上下に設けられた第2の樹脂体13および第1の樹脂体12を同一の樹脂体化合物で形成したので、両者が温度変化によるチップ10に発生する熱応力が相殺されて、チップ10の反り、または剥離現象の発生を防止することができ、製品歩留りと信頼性向上に役立つ。

【0025】よって、本発明の半導体装置1は、ベースレスまたはフレームレスで使用することが可能である故、製造原価の削減と、工程簡略化になり、全体の高さを低下させて薄型の要求を満足させ、装置自体の面積をチップ10と略同じ大きさに縮減する。なお、封止完成品を直接外部装置上に設置結合して、外部基板との連結でフリップチップ(flip chip)型半導体装置として使用することも可能である。

【0026】なお、半導体装置1の構造強度を向上し、 放熱効果を改善するため、図2に示すように第2の樹脂 体13上に放熱シート14を接着することが可能であ る。前記放熱シート14は、直接第2の樹脂体13上に 粘着され、放熱シート14の厚さ、形状および大きさ等 を限定する必要もなく、需要に基づいて設定すればよ い。

【0027】なお、上述の半導体装置1はシリコンウエハーを複数に区画したエリアにそれぞれ形成された後、ダイシングによって固別体に分割されることは従来の技術と同一であるので説明を省略する。

【0028】図3は、本発明の実施の形態2における半導体装置2の断面図である。本実施の形態2の半導体装置2は、その殆どが前記実施の形態1と同じであり、差異は実施の形態1の接続バンプ11を半田ボール21に置換したのみである。前記半田ボール21は、周知のものであり、周知の植球技術でチップ20の作用面200上に植え付ける。また、前記半田ボール21を第1の樹脂体22で被覆した後、前記第1の樹脂体22の端部210を露出させ、端部210を平坦化するために、水平研磨で第1の樹脂体22部分を研磨して第1の樹脂体22の厚さと半田ボール21の高さを低減させて、図3に示すように、半田ボール21の端部210の露出面と第1の樹脂体22の外側表面220が同一の平面になるように形成する。

【0029】図4~図10は、本発明の実施の形態2における半導体装置の製造方法に係る工程を示す説明図である。本発明の製造方法は、複数の半導体素子(ダイ)を、区画されたボンディングから封止までの工程を行うようにしたので、前記実施例との混乱を避けるため、各素子に新たな符号を付与して説明する。

【0030】図4に示すように、作用面300およびそ

れに対向する非作用面301を備えるウエハー30を準備する。前記ウエハー30は、図中、破線で示す複数のエリアに区画され、各エリアを1個のチップに割り当ててそれぞれの半導体装置を作成した後にこの破線に沿ってダイシングを行って分割して、複数の個別の半導体装置が形成されるようにしている。

【0031】周知の植球技術で複数の半田ボール31を、図5に示すように前記ウエハー30の作用面300上の各エリアに植え付け、それぞれ半田ボール31をウエハー30の各エリアの作用面に設けられた電子素子、電子回路に電気的に接続する。

【0032】その後、図6に示すように、エポキシ樹脂で構成する第1の樹脂体32をウエハー30の作用面300上に形成し、前記作用面300と外部とを気密隔離すると共に、前記半田ボール31を被覆する。この形成法式は、一般の印刷手順或いは粘着方式で行われる。

【0033】なお、図7は、研磨機Pで前記第1の樹脂体32および半田ボール31を研磨で平坦化し、第1の樹脂体32の厚さおよび半田ボール31の高さを所定値までに低下させ、研磨終了後の前記半田ボール31の端部310を前記第1の樹脂体32から露出するように形成し、且つ、前記端部310と第1の樹脂体32の外側表面320が同一の平面になるようにする。しかし、このステップにおいて、前記半田ボール31が前記接続バンプで置換される場合、披露工程において前記接続バンプ形成時の高さと第1の樹脂体32の厚さを適宜に制御すれば、その後の研磨処理を省略することができる。

【0034】図8に示すように、第1の樹脂体32形成後、ウエハー30には第1の樹脂体32に充分な支持性が与えられるので、前記ウエハー30の非作用面301を研磨機Pで水平研磨して前記ウエハー30に亀裂は発生せず、作用面300上の電子素子と電子回路を傷つけることもなく、封止完了後の製品の全体の高さがさらに低下される。しかし、ウエハー30工程における技術が前記ウエハー30の形成において必要厚さ、またはウエハー30自体が既に十分に薄いもので製品薄型化の要求に影響しない場合は、この非作用面301を研磨するステップを削除する。

【0035】図9は、前記ウエハー30の非作用面301上にエポキシ樹脂の第2の樹脂体33を形成する。この場合の形成厚さは、第1の樹脂体32と共に充分な構成強度を前記ウエハー30に与えるように制御する。若し、使用される材料またはウエハー30表面上に配設される素子によって、第2の樹脂体33の厚さを所定値に制御できない場合は、研磨処理で薄型化する。

【0036】図10において、ダイシング装置を用いて、前述の破線に沿って封止済みのウエハー30を切断して、前記第1の樹脂体32、ウエハー30および第2の樹脂体33で構成された結合体のそれぞれの個別の半

導体装置3を得る。

【0037】なお、図9に示す第2の樹脂体33の成型 ステップが終了した時点で、第1の樹脂体32、ウエハ -30および第2の樹脂体33で構成された結合体をダ イシング装置で前述の破線に沿って所定の深さに切込ん で溝を形成して、不完全切断にしてもよい。この場合、 各切込み溝の深さは、第1の樹脂体32およびウエハー 30のみを切断、または、ウエハー30および第2の樹 脂体33のみを切断してウエハー30の1個分を1バッ チとして検査工程に移し、検査工程で半導体装置 3 に対 する電気および機能テストを行う。この場合、不完全切 断状態の半導体装置3のそれぞれのチップユニットは切 込み溝で互いに隔離された非連結状の単体である故、高 周波テストにおいてもクロストーク (cross talk) を発 生することがなく、試験の信頼性に影響しない。また、 第2の樹脂体33をウエハー30の非作用面301上に 形成する前に、ウエハー30のみを切断して、前記の不 完全切断を実施することも可である。この場合、第2の 樹脂体33を形成した後、第1の樹脂体32または第2 の樹脂体33を再度切断する必要もなく、高周波試験を 実施する。この場合でも、クロストークによる干渉は発

【0038】以上、本発明の具体的な実施例の図示に就いて説明したが、本発明は実施例に制限されるものではない。その他の如何なる本発明の主旨および技術において成しうる同等効果の変化と修飾は、特許請求の範囲に含まれる。

#### [0039]

【発明の効果】以上に説明したように、本発明によれば、半導体装置において、チップ載置用の基板を不要としたので、半導体装置全体の厚さを薄くすることができると共に、半導体装置と外部の装置とを電気的接続するための導電部材の端部を平坦面にし、この端部の平坦面を半導体素子の被覆体の外側表面と同一平面になるようにしたので、接続端子となる導電部材が半導体装置の表面実装した場合の全体の高さが低くなる。さらに上述の導電部材の端部を平坦面にしたことは、外部装置に表面実装する場合に各接続点の電気的接続が確保され、接続不良を著しく低減する効果がある。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1における半導体装置の断面図である。

【図2】本発明の実施の形態1における半導体装置の第2の樹脂体上に放熱シートを付加した場合の断面図である。

【図3】本発明の実施の形態2における半導体装置の断面図である。

【図4】本発明の実施の形態2における半導体装置の製造方法の工程を示す説明図である。

【図5】本発明の実施の形態2における半導体装置の製 造方法の工程を示す説明図である。

【図6】本発明の実施の形態2における半導体装置の製 造方法の工程を示す説明図である。

【図7】本発明の実施の形態2における半導体装置の製 造方法の工程を示す説明図である。

【図8】本発明の実施の形態2における半導体装置の製 造方法の工程を示す説明図である。

【図9】本発明の実施の形態2における半導体装置の製 造方法の工程を示す説明図である。

【図10】本発明の実施の形態2における半導体装置の 製造方法の工程を示す説明図である。

【符号の説明】

1、2、3…半導体装置

10、20…チップ

30…ウエハー

100、200、300…作用面

101、301…非作用面

11…接続バンプ

110、210、310…端部

12、22、32…第1の樹脂体

120、220、320…外側表面

13、33…第2の樹脂体

14…放熱シート


21、31…半田ボール


P…研磨機


【図1】

【図2】


【図3】







[図4]




【図5】

FIG. 5




【図6】






F1G. 7




【図7】

[図8]



[図9]

FIG. 9



【図10】

